「IoT(Internet of Things)の時代」と言われる昨今、社会全体で扱うデータ量が爆発的に膨れ上がろうとしている。その莫大な量のデータを処理する情報システムに不可欠な部品として需要が急増しているのが「NAND型フラッシュメモリー」と呼ばれている半導体デバイスだ。その開発競争において大きな焦点となっているのが、微小な半導体チップ上に複雑な多層構造を実現する「3次元化」である。「無数の高層ビルを一括して建築する技術」とも表現できる極めて高度な3次元化の技術について、この技術の製品化に向けた開発に先鞭をつけた東芝メモリに聞いた。(伊藤元昭)

 まず、3次元構造を備えたNAND型フラッシュメモリーの需要が高まっている背景から話を始めよう。いま多様なIoT機器が様々な場所から吸い上げた大量のデータを活用する時代を迎えている(図1)。そして、生活や仕事、社会活動の中で新たに生み出されるデータは加速度的に増え続け、ブレーキがかかる気配は全くない。

図1 IoTの時代は莫大なデータの蓄積が求められる

 一方、星の数をもはるかに超える量のデータを蓄積しなければならないクラウドでは、莫大な容量のストレージが必要になってきた。実際、米Googleや米Amazon.comなど、クラウドを提供する巨大IT企業は、サーバーやストレージを大量に並べたデータセンターを競うように世界各地に増設している。

 ストレージの大容量化が加速しているのはクラウドだけではない。様々な現場からデータを吸い上げてクラウドにデータを送り出すエッジ側でも進んでいる。集めたデータをリアルタイムで解析したり、処理したりする用途が増えてきたからだ。

 こうしてストレージの大容量化が進む一方で、記憶媒体がハードディスク装置(HDD)からNAND型フラッシュメモリーに置き換わる動きが始まった。数年前までは、大容量のデータを蓄積する媒体の主流はHDDだった。ところが近年、スマートフォンやノート型パソコンのような携帯機器だけではなく、データセンターのストレージにおいてもHDDの代わりにNAND型フラッシュメモリーが使われるようになってきた。NAND型フラッシュメモリーの価格が下がったからだ。

 NAND型フラッシュメモリーとは、データの書き込み・消去が可能で、電源を切ってもデータを保持できる、いわゆる不揮発性半導体メモリーの一種である。高速、低消費電力、高信頼性といった点でHDDよりも優れている。かつてはデータ1ビット当たりのコストが、HDDに比べてはるかに高かったが、価格さえ下回れば、利点が多い方へと移行するのは当然だ。

主流は「2次元」から「3次元」へ

 大容量化のトレンドを受けて、現在のNAND型フラッシュメモリー市場は、需要先行で拡大の一途をたどっており、好景気に沸いている。こうした中、メモリーメーカー各社は、「3次元化」技術の開発を競い、事業競争力の向上を図っている。この背景には、これまで市場における競争力の源泉となっていた「微細化」の技術に限界が見えてきたことがある。

 プレーナー(平面)型と呼ばれる従来のNAND型フラッシュメモリーは、データを蓄えるメモリーセルを半導体チップ上の平面に並べた構造を採っている。チップに集積したメモリーセルの数を増やせば大容量化を図れるが、半導体の製造コストは、チップの大きさで左右される。このため大容量化と低価格化を両立させるには、単位面積当たりのメモリーセルの数を増やす必要がある。つまり、1つのメモリーセルを小さくしなければならない。そのために必要なのが微細化の技術である。

 このため最近まで、半導体メーカーは微細化の技術を競ってきた。「ところが、メモリーセル間の距離が短くなったことで、データを蓄積する領域が小さくなり信頼性を維持しにくくなり、データセンター向けなどで求められる品質を実現できなくなってきた」(東芝メモリ 先端メモリ開発センター センター長 宮島秀史氏)。微細化が進むにつれて弊害が表面化してきたのである。こうした中で、さらに大容量化と低価格化を進めるためのアプローチとして浮上してきたのが、メモリーセルを立体的に配置する3次元化のアイデアだった。

 実は、2007年に開催された半導体の国際学会において3次元構造を備えたNAND型フラッシュメモリーの技術を業界に先駆けて発表したのが東芝メモリ(当時は東芝)だった。「NAND型フラッシュメモリーは、価格が重視される商品。インフラコストや人件費の高い日本で生産している東芝メモリが、韓国や中国などの競合メーカーに対抗するためには、設計や生産技術で凌駕し、コスト競争力を高めるしかない。こうした厳しい環境でビジネスをしている私たちの技術力は業界の先頭を走っていると自負している」(宮島氏)。

東芝メモリ 先端メモリ開発センター センター長 宮島秀史氏
(撮影:栗原克己)

最新NAND型フラッシュは96階建て

 同社が世界に先駆けて開発した3次元構造のNAND型フラッシュメモリ-は「BiCS FLASH(以下、BiCS)」と呼ばれている(図2)。水平方向にメモリーセルを敷き詰めた層をいくつも重ねて大容量化を図る技術だ。3次元化の技術開発で先行した東芝メモリは現在、第3世代にあたる製造技術「BiCS 3」を用いた縦方向に64層ものセルを積層したチップを量産している。いわば64階建てのメモリだ。2018年中には、これに続く第4世代の製造技術「BiCS 4」を用いたチップの量産を始める。同チップの積層数は96層にも及ぶ。東芝メモリが先行した3次元積層技術だが、最近では世界中のNAND型フラッシュメモリーメーカーが独自に3次元構造を開発し、製品化を進めている。

図2 NANDフラッシュを3次元化して、高性能化・高信頼化・大容量化を推進
(提供:東芝メモリ)

 この縦方向にメモリーセルを重ねる3次元構造は、言葉だけ聞けば簡単そうに思えるかもしれないが、実際の構造を見ると驚くほど複雑なものになっている(図3)。拡大してみるとSF映画に出てくる未来都市の大規模な超高層ビルのようにも見える。これを面積1cm2と小さなチップ上のわずか数μmの高さの領域に構築する。

図3 まさに巨大ビルというたたずまいのBiCS3のメモリーセル
(提供:東芝メモリ)

 さらに驚くべきことに、この複雑な構造体を、多数一括して作ることを前提に製造技術を開発していることだ。一般に半導体チップは、個別に製造するのではなく、生産性を高めるために半導体材料でできたウエハー(円盤状の半導体材料)の上に多数のチップを一括して作る。東芝メモリの場合は、直径300mmのウエハーを使ってNAND型フラッシュメモリーを製造している。1つのメモリーセルの構造を作る工程においても、本当にできているのが不思議になるほどの極めて高度な加工技術を駆使しているわけだが、これを直径300mmという巨大なウエハー面内の膨大な数のポイントで同時に、しかも均一に加工を進める技術の難易度の高さは、とてつもないレベルであることは簡単に想像がつくはずだ。

 「複雑な構造を実現するための様々な工程の中で、3次元化のカギとなった重要な工程の一つが、細くて深い孔を掘る技術」(宮島氏)。現在、東芝メモリが量産中のBiCS 3を用いた64層構造のNAND型フラッシュメモリーの場合、直径がわずか100nmで深さが4.5μmの孔が64層のメモリーセルを貫通している。この貫通孔は、東京スカイツリーを縦に4つ以上積み重ねたのと同じ形状になるという。しかも、このような深くて真っすぐな多数の貫通穴を、1枚のウエハー上に同時に掘る。その数は、何と1兆7000億個に上る。はたして、どうしたらこのような加工ができるのか。後編では、BiCS3を例に、その仕組みに迫る。(後編に続く)