オープン・クローズ戦略で優秀な人材を集める

──RaaSの参加企業はまだ限られています。参加していない会社に属する人たちは、どう集結するのでしょうか?

黒田:これには戦略があります。オープン・クローズ戦略です。

オープン戦略を担うのはd.labです。d.labでは協賛事業というものをやっていて、ここには既に22社が参加しています。来春には60社くらいを目指したいと思っています。このd.labの協賛事業を通じて、半導体産業のエコシステムという、スペクトルの広い分野から、化学、材料、製造装置、デバイス、半導体設計、システム、サービスの会社から、もっと川上の流通や商社なども含めて、実に様々な会社の皆さんに集まってもらう場を作ります。

d.labのオープンな世界では、みんなで情報や意見を交換して、世の中で何が起こっているかを共有します。要するに先頭集団にしがみついているための場であり、必要な最先端情報を提供するための大きなソサイエティです。d.lab協賛事業の参加メンバーは、世界最先端の半導体技術やトレンドを常にウォッチし、情報を入手し、他のメンバーと議論し、成果を自社に持ち帰ることができます。

一方で、各社とも真剣に投資をしてリスクを取り何か本気の事業を始める時には、クローズな場所が欲しいわけです。それがRaaSです。ここは情報管理がされていて、貴重な知財や開発したハードやソフト、システムが厳密に秘密保持された状態で組合員の企業にストックされていきます。

だって、会社としてはそこに莫大な投資をするのに、それが全部だだ漏れでコンペティターのところに流れたり、ともすれば国外に流れていくような場所ではとても思い切った投資ができませんから。組合員の各社はRaaSで厳密な管理をしながら、他のRaaSメンバーやd.labメンバーとも議論し、協働しながら自社の技術開発をすることになるわけです。

黒田教授が描くd.labとRaaSを核にした次世代半導体技術開発の仕組み。ここでは東京大学のd.labがアカデミズムの総本山としてオープン戦略を担い、RaaSは企業と大学が連携してクローズ戦略を担う(ビジュアル提供:黒田忠広教授)
[画像のクリックで拡大表示]
黒田教授が描くd.labとRaaSを核にした次世代半導体技術開発の仕組み。ここでは東京大学のd.labがアカデミズムの総本山としてオープン戦略を担い、RaaSは企業と大学が連携してクローズ戦略を担う(ビジュアル提供:黒田忠広教授)

高性能シリコンコンパイラとアジャイル設計手法を確立

──d.labとRaaSでは具体的に何を開発しようとしているのでしょうか?

黒田:込み入った話になりますので、もう一度RaaSとd.labの開発目標を整理しましょう。

2つの組織の目標は大きく2つ、次世代半導体のエネルギー効率を10倍にすることと、その開発効率を10倍にすることです。2つを合わせて私たちは半導体チップの「タイムパフォーマンス」を良くするのだと言っています。コストパフォーマンスではなくてタイムパフォーマンスです。

先行して手掛けているのが、開発効率を10倍にするための設計技術の開発です。その柱となるのが「シリコンコンパイラ」と「アジャイル設計手法」です。エネルギー効率を10倍にするための技術のほうは、これまで2次元的に微細化して集積度を高めてきたものを、3次元的に集積する半導体技術が中心です。

──シリコンコンパイラとアジャイル設計手法とはどのようなものでしょうか?

黒田:シリコンコンパイラというのは、究極的には、ソフトウエアを書くようにプログラミングすると半導体チップが出来てしまうツールとでも言えばいいでしょう。ソフトウエア開発でおなじみのCやC++、Pythonといった言語、いわゆる高級言語で自分が作りたいシステムのソフトを書いたら自動的にSoC(シリコン・オン・ア・チップ)ができるようになるというツールです。

もう少し詳しく言うと、ハードとしての機能をプログラミング言語で記述すると(機能設計)※、いくつかの段階を経て半導体チップの設計図が自動的にできるものです。ハードとしての機能をプログラムとして記述するところから始まって、論理回路への変換、レイアウトへの変換など、いくつかの段階を経て最終的に半導体チップの製造原版とも言えるフォトマスクのデータに自動変換されていくわけです。このフォトマスク情報を半導体製造ラインに持っていけば、あとは半導体チップが出来上がるのを待つだけです。

※ 今は、機能設計の部分をハードウェア記述言語と呼ばれるVerilogやVHDLというハードウエア寄りのプログラミング言語で機能を記述するのが主流だが、最近になってソフトウエアの世界における主流言語であるCやC++、Pythonなどで機能記述できる設計ツールが登場し、実際に使われ始めている。

黒田:いずれにしても、使いやすくて、高品質の変換ができる優れたシリコンコンパイラが、半導体の開発効率10倍を実現するためのカギとなる技術でありツールです。これを手に入れた企業は、極端な話、高度なプログラミング能力さえあれば自前の半導体を手に入れられるようになります。少し専門的に言うと、ソフトウエアを上手に作れる企業は、ファブレス、つまり製造ラインを持たない半導体メーカーになれるわけです。

シリコンコンパイラという考え方は80年代はじめには既にあったんです。いくつかベンチャーが生まれてはつぶれて、また生まれ、技術とツールが進化しています。今はその流れを汲む自動設計ツールの会社として米国のケイデンスやシノプシス※といった会社が力を持ち、彼らなりのシリコンコンパイラを提供している。知っている人からするとずいぶん古いものを持ち出してきた、ということになるかもしれません。

※ ケイデンス・デザイン・システムズ(Cadence Design Systems)、シノプシス(Synopsys)。

──インフラ的に言うと今それが本当にできる時代になってきている、ということでしょうか?

黒田:そうなんです。ただ、逆にそれで今ものすごく困っているところがあります。

昔、困っていたのは半導体チップの実際の回路図でもあるレイアウトを自動合成するところ。ここが大変面倒くさくて、いいレイアウトができなくて困っていた。結局は人手をかけて、パフォーマンスを上げたりコストを下げられるような調整をして仕上げていました。ここに苦労していたわけです。ところが、今はこの部分の自動化がずいぶんと進み、困っている部分がもっと上のレベル、チップの機能設計のところに徐々に上がってきているんですね。

今は、世の中にIP(Intellectual Property)と呼ばれて半導体の設計データの形で売られているものがある。プロセッサやメモリーなど主要な部品もIPとして売られていて、高いライセンス料を支払って使えます。一般に、自前の半導体チップを設計する場合には、このIPを組み合わせて設計することになります。

例えば、英ARM社のコア(CPU)や他社のメモリー、インターフェースとかクロックといった、既に出来上がったIPの設計データを買って、これらを組み合わせて1つのシステム、つまり1つの半導体チップとして設計するわけです。でも、それだけ(単に組み合わせるだけ)では自分の欲しい機能の半導体チップにすることはできないので、それに加えて、こういうことをやりたいという機能をCやC++などの、要するに高級言語で書きます。さらに、最近ではAIのプラットフォーム上でよく使われているPythonで書いたりするわけです。

こうした機能を設計するところ(プログラム言語で機能を記述する工程)に非常に時間がかかるし、これがコストにもなる。さらに、この後のいくつかの段階を経て最終的にフォトマスクのデータになりますが、各段階ともに検証や再設計など膨大な手間と時間がかかりコストが膨れ上がっている。タイムパフォーマンスが非常に悪くなっているのです。だから、この設計に関するすべての部分をがちゃっと混ぜてコンピュータに設計させたいんです。エンジニアがあんまりここに手を加えちゃいけない。

黒田:RaaSではこれができる最先端のシリコンコンパイラを作ります。RaaSでやる理由は簡単で、d.labはみんなでいろいろな議論をする場であって課題を見つけるところであり、課題を解決するのがRaaSだからです。課題の解決には往々にしてものすごく大きな予算が必要になりますから、産学だけでなくいずれは国の力も必要になってくるでしょう。

半導体チップの設計工程の流れ。「仕様設計」から「レイアウト設計」までいくつかの段階を経て行われる。一般には前半をチップを作りたい企業がやり、後半を半導体設計会社が担当することが多い。プログラミング言語による「機能記述」以降を自動化するツールがシリコンコンパイラ(ビジュアル提供:黒田忠広教授)
[画像のクリックで拡大表示]
半導体チップの設計工程の流れ。「仕様設計」から「レイアウト設計」までいくつかの段階を経て行われる。一般には前半をチップを作りたい企業がやり、後半を半導体設計会社が担当することが多い。プログラミング言語による「機能記述」以降を自動化するツールがシリコンコンパイラ(ビジュアル提供:黒田忠広教授)